Vertical redundancy check là gì?

Kiểm tra độ dư theo chiều dọc (vertical redundancy check) là một phương pháp phát hiện lỗi (error detection). Trong phương pháp này, một bit dư thừa (redundant bit) được gọi là bit chẵn lẻ (parity bit) được thêm vào dữ liệu. Bit chẵn lẻ này được thêm vào sao cho số lượng số 1 trong dữ liệu là số chẵn. Đây được gọi là kiểm tra đồng đẵng chẵn (even parity checking). Nếu số lượng số 1 là chẵn thì bit cần thêm là 0. Nếu số lượng số 1 là lẻ thì bit cần thêm là 1.

Một số hệ thống cũng có thể kiểm tra số lẻ của 1. Đây được gọi là kiểm tra đồng đẵng lẻ (odd parity checking). Nếu số lượng số 1 là lẻ thì bit cần thêm là 0. Nếu số lượng số 1 là chẵn thì bit cần thêm là 1.

Ví dụ: Chúng ta có dữ liệu 1100001. Bây giờ, dữ liệu này được gửi đến trình tạo chẵn lẻ (even parity generator) để thêm một bit dự phòng (redundant bit) vào nó bằng cách kiểm tra số lượng của 1. Trình tạo chẵn lẻ sẽ thêm số 1 vì số lượng số 1 là lẻ. Vì vậy, dữ liệu sẽ được truyền đi là dữ liệu gốc cùng với bit chẵn lẻ (parity bit), tức là 11000011. Ở phía người nhận, chúng ta có một chức năng kiểm tra để kiểm tra xem số lượng số 1 có chẵn hay không.